PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-056712

(43) Date of publication of application: 03.03.1995

(51)Int.Cl.

G06F 7/50

(21)Application number: 05-165679

(71)Applicant : SGS THOMSON

MICROELECTRON SA

(22)Date of filing:

05.07.1993

(72)Inventor: CURTET JOEL ANDR E

(30)Priority

Priority number: 92 9208235

Priority date: 03.07.1992


Priority country: FR

(54) PROCESS FOR EXECUTING NUMERICAL CALCULATION AND ARITHMETIC UNIT FOR IMPLEMENTING THE PROCESS

(57)Abstract:

PURPOSE: To execute one of two parallel arithmetic operations by using the same operator by selecting the two modes of the operator in a process for executing numerical calculation and an arithmetic unit for implementing the process.

CONSTITUTION: An arithmetic unit is mounted with a 33 bit operator 10. The bits of a rank 16 function for selecting either a first operational mode for executing calculation with the other 32 bits by the operator 10, or a second operational mode for executing two parallel calculation with 16 bits by the operator 10. This unit is used for utilizing the calculation resource of the operator in an optimal state.



LEGAL STATUS

[Date of request for examination]

29.05.2000

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

庁内整理番号

(11)特許出願公開番号

特開平7-56712

(43)公開日 平成7年(1995)3月3日

(51) Int.Cl.6

識別記号

FΙ

技術表示箇所

G06F 7/50

G

審査請求 未請求 請求項の数14 OL (全 12 頁)

(21)出願番号

特願平5-165679

(22)出願日

平成5年(1993)7月5日

(31) 優先権主張番号 9208235

(32)優先日

1992年7月3日

(33)優先権主張国 フランス (FR)

(71)出願人 593011151

エスジェーエス トムソン ミクロエレク

トロニク ソシエテ アノニム

フランス国,94253 ジュンティーリ セ

デ、アプニュ ガリエニ 7

(72)発明者 アンドレ ジョエル キュルテ

フランス国,38600 フォンテーヌ,ケ

デュ ドラ,43 ア


(74)代理人 弁理士 宇井 正一 (外4名)

(54)【発明の名称】 数値計算を実行するプロセスおよびそのプロセスを実現する演算装置

(57) 【要約】

【目的】 本発明は数値計算を実行するプロセスおよび それを実現する演算装置に関し、演算子の2つのモード を選択することにより2つのパラレル演算の何れかを同 じ演算子を用いて行うことができるようにすることを目 的とする。

【構成】 演算装置は33-ビットの演算子10を搭載 している。ランク16のビットは、演算子10が他の3 2ビットで計算を実行する第1作動モード、または演算 子10が16ビットで2つのパラレルな計算を実行する 第2作動モードの何れかを選択するために機能する。 最 適な状態で演算子の計算資源を活用するために使用す る。



【特許請求の範囲】

【請求項1】 2つのNピットのオペランド (A32, A31, …A0;B32,B31,…B0)を入力して Nビットの結果 (S32, S31, …S0) を生成する ために適応される演算子(10)を用いて数値計算を実 行し、前記演算子(10)は、プレコンデショニング回 路(11)と、キャリー・ゼネレーター(12)と、カ スケードにマウントされている合計回路(13)を搭載 しており、前記プレコンデショニング回路(11)がパ ラレルにマウントされているN個のセル(100~13 2) を搭載しており、これらN個のセルの各々が2つの Nピットのオペランドの類似するランク(A0, B0~ A32,B32)の2つのビットを入力し且つ類似する ランクのこれらの2つのピットの第1と第2のロジック ・コンビネーション (p0, g0~p32, g32) を 生成し、そこにおいて、キャリー・ゼネレーター(1 2) がロジック・コンビネーションを前記プレコンデシ ョニング回路と入力キャリー・ピット(Cin)から入 力し且つN個のキャリー・ビット(CO~C32)を計 算し、なおかつ、合計回路(13)がパラレルにマウン トされているN個の要素加算器(200~232)を搭 載しており、これらN個の要素加算器の各々が第1ロジ ック・コンビネーション (p0~p32) の1つを前記 プレコンデショニング回路の対応するセルから且つキャ リー・ビット (Cin, CO~C31) の1つをキャリ ー・ゼネレーターから入力し且つ排他的OR 論理演算を この第1ロジック・コンビネーション (p0~p32) とこのキャリー・ビット (Cin, CO~C31) の間 で実行することによりNビットの結果のビット(SO~ S32)の1つを生成しており、

そこにおいて、プレコンデショニング回路(11)のN 個のセルの1つはセレクション・セル(116)として 演算子(10)の2つの作動モード、すなわち、そのラ ンクがセレクション・セル (116) と対応するピット (S16) を除いたNビットの結果のビットから構成す るN-1ビット (S32, S31, …S17, S15, S14、…S0) の数が各々そのランクがセレクション ・セル (116) と対応するビット (A16, B16) を除いたNピットのオペランドの1つのビットから構成 するN-1ビット (A32, A31, …A17, A1 5, A14, ...A0; B32, B31, ...B17, B1 5, B14, …B0) の2つの数に対して実行された演 算の結果である第1作動モードと、そのランクがセレク ション・セル (116) より低いNビットの結果のビッ トとそのランクがセレクション・セル (116) より高 いNピットの結果のピットから各々構成する2つの数 (S15, S14, ...S0; S32, S31, ...S1 7) が各々2つの数(A15, A14, …A0; B1 5、B14、…B0) に対してパラレルに実行された2 つの演算の結果である第2作動モードを選択して制御す 50

るために使用されていて、各々がそのランクがセレクション・セル(116)より低いNピットのオペランドの 1つのピットから構成され、なおかつ、2つの数(A3 2, A31, …A17;B32、B31, …B17)に

於いて各々がそのランクがセレクション・セル(116)より高いNビットのオペランドの1つのビットから 構成される数値計数を実行するプロセス。

2

【請求項2】 Nが奇数で且つセレクション・セル(1 16)がプレコンデショニング回路(11)のランク (N-1)/2のセルである請求項1に記載の数値計数 を実行するプロセス。

【請求項3】 N=33である請求項2に記載の数値計数を実行するプロセス。

【請求項4】 演算子(10)が加算を実行するため に、セレクション・セル(116)以外のプレコンデシ ョニング回路(11)のセル(100~115;117 ~132)の少なくとも各々はその第1ロジック・コン ビネーション (p0~p15; p17~p32) が2つ のNピットのオペランドの対応するランク(AO、BO $\sim A15$, B15; A17, B17 $\sim A32$, B32) の2つのビット間の排他的OR論理演算から求められ且 つその第2ロジック・コンピネーション(g0~g1 5;g17~g32)が2つのNビットのオペランドの 対応するランク (A0, B0~A15, B15; A1 7, B17~A32, B32) の2つのピット間のAN D論理演算から求められるように制御され、演算子(1) 0) の第1作動モードはその第1ロジック・コンビネー ション(p16)が1に等しく且つその第2ロジック・ コンピネーション(g 1 6)がOと等しくなるようにセ 30 レクション・セル (116) を制御して選択され、なお かつ、演算子(10)の第2作動モードはそのロジック ・コンピネーション(p16,G16)が0に等しくな るようにセレクション・セル (116) を制御して選択 される請求項1~3の1つの項目に記載の数値計数を実 行するプロセス。

【請求項5】 演算子(10)が加算を実行するために、セレクション・セル(116)はその第1ロジック・コンピネーション(p16)が2つのNピットのオペランドの対応するランク(A16,B16)の2つのピット間で排他的OR論理演算から求められ且つその第2ロジック・コンピネーション(g16)は2つのNピットのオペランドの対応するランク(A16,B16)の2つのピット間でAND論理演算から求められるように更に制御され、演算子(10)の第1作動モードは反転値をセレクション・セル(116)と同じランクをもつNピットのオペランドの2つのピット(A16,B16)に相互に指定して選択され、なおかつ、演算子(10)の第2作動モードはゼロの値をセレクション・セル(116)と同じランクをもつNピットのオペランドの2つのピット(A16,B16)に指定して選択される

請求項4に記載の数値計数を実行するプロセス。

【請求項6】 演算子(10)が加算をその第2作動モードに於いて第2入力キャリー・ビット(C2)を各々そのランクがセレクション・セル(116)より高いNビットのオペランドの1つのビットから構成する2つの数(A32,A31,…A17;B32,B31,…B17)に対して実行された加算に追加することによって実行するために、第2入力キャリー・ビット(C2)と等しい値がセレクション・セル(116)と同じランクをもつNビットのオペランドの2つのビット(A16,B16)に指定される請求項5に記載の数値計数を実行するプロセス。

【請求項7】 演算子(10)が減算を実行するため に、セレクション・セル(116)以外のプレコンデシ ョニング回路(11)のセル(100~115;117 ~132) の少なくとも各々はその第1ロジック・コン ビネーション (p0~p15;p17~p32) が第1 のNピットのオペランドの対応するランク(AO~A1 5;A17~A32)のビットと第2のNビットのオペ ランドの対応するランク (B0~B15; B17~B3 2) のビットの反転値の間の排他的OR論理演算から求 められ且つその第2ロジック・コンピネーション(g0 ~g15;g17~g32)が第1のNビットのオペラ ンドの対応するランク(AO~A15;A17~A3 2) のビットと第2のNピットのオペランドの対応する ランク (B0~B15; B17~B32) のピットの反 転値の間のAND論理演算から求められるように制御さ れ、演算子(10)の第1作動モードはその第1ロジッ ク・コンピネーション(p 16)が1に等しく且つその 第2ロジック・コンビネーション(g 1 6)がOと等し くなるようにセレクション・セル(116)を制御し且 つ入力キャリー・ピット (Cin)を1にセットして選 択され、なおかつ、演算子(10)の第2作動モードは そのロジック・コンビネーション (p16) が0に等し く且つその第2ロジック・コンピネーション(g 1 6) が1に等しく、入力キャリー・ビット(Cin)が1に セットされたままの状態を保つようにセレクション・セ ル(116)を制御して選択される請求項1~6の1つ の項目に記載の数値計数を実行するプロセス。

<u>:</u>:-

【請求項8】 演算子(10)が滅算を実行するために、セレクション・セル(116)はその第1ロジック・コンビネーション(p16)が第1のNビットのオペランドの対応するランク(A16)のビットと第2のNビットの反転値の間で排他的OR論理演算から求められ且つその第2ロジック・コンビネーション(g16)が第1のNビットのオペランドの対応するランク(A16)のビットと第2のNビットのオペランドの対応するランク(B16)のビットの反転値の間でAND論理演算から求められるように更に制御され、演算子(10)の第1

作動モードは同じ値をセレクション・セル(116)と同じランクをもつNピットのオペランドの2つのピット(A16, B16)に指定して選択され、なおかつ、演算子(10)の第2作動モードは値1と0を各々セレクション・セル(116)と同じランクをもつNビットのオペランドの2つのビット(A16, B16)に指定して選択される請求項7に記載の数値計算を実行するプロセス。

【請求項9】 演算子(10)が、その第2作動モード 10 に於いて、各々そのランクがセレクション・セル(11 6) より低いNビットのオペランドの1つのビットから 構成する2つの数 (A15, A14, …A0; B15, B14、…B0)の間で加算を且つ各々そのランクがセ レクション・セル (116) より高いNビットのオペラ ンドの1つのビットから構成する2つの数(A32, A 31, …A17; B32, B31, …B17) の間で減 算を実行するために、そのランクがセレクション・セル (116) より低いプレコンデショニング回路(11) のセル(100~115)の各々はその第1ロジック・ コンビネーション (p0~p15) が2つのNビットの オペランドの対応するランク (AO, BO~A15, B 15) の2つのビット間で排他的OR論理演算から求め られ且つその第2ロジック・コンピネーション(g0~ g 15) が 2 つの N ビットのオペランドの対応するラン ク(A0, B0~A15, B15) の2つのビット間で AND論理演算から求められるように制御され、そのラ ンクがセレクション・セル(116)より高いプレコン デショニング回路(11)のセル(117~132)の 各々はその第1ロジック・コンピネーション(p17~ p32) が第1のNビットのオペランドの対応するラン ク (A17~A32) のビットと第2のNビットのオペ ランドの対応するランク (B17~B32) のピットの 反転値の間で排他的OR論理演算から求められ且つその 第2ロジック・コンピネーション(g17~g32)は 第1のNピットのオペランドの対応するランク(A17 ~A32) のピットと第2のNピットのオペランドの対 応するランク(B17~B32)のビットの反転値の間 でAND論理演算から求められるように制御され、なお かつ、セレクション・セル(116)はその第1ロジッ 40 ク・コンビネーション (p16) がゼロに等しく且つそ の第2ロジック・コンビネーション(g 16)が1に等 しくなるように制御される請求項1~8の1つの項目に 記載の数値計算を実行するプロセス。

【請求項10】 演算子(10)が、その第2作動モードに於いて、各々ランクがセレクション・セル(116)より低いNピットのオペランドの1つのピットから構成する2つの数(A15, A14, …A0; B15, B14, …B0)の間で減算を且つ各々そのランクがセレクション・セル(116)より高いNピットのオペランドの1つのビットから構成する2つの数(A32, A

31, …A17; B32, B31, …B17) の間で加 算を実行するために、そのランクがセレクション・セル (116) より低いプレコンデショニング回路(11) のセル(100~115)の各々はその第1ロジック・ コンピネーション (p0~p15) が第1のNビットの オペランドの対応するランク(AO~A15)のピット と第2のNビットのオペランドの対応するランク(BO ~B15)のビットの反転値の間で排他的OR論理演算 から求められ且つその第2ロジック・コンピネーション (g0~g15) が第1のNピットのオペランドの対応 するランク (AO~A15) のビットと第2のNビット のオペランドの対応するランク(B0~B15)のビッ トの反転値の間でAND論理演算から求められるように 制御され、そのランクがセレクション・セル (116) より高いプレコンデショニング回路(11)のセル(1 17~132) の各々はその第1ロジック・コンピネー ション (p17~p32) が2つのNビットのオペラン ドの対応するランク (A17, B17~A32, B3 2) の2つのビット間の排他的OR論理演算から求めら れ且つその第2ロジック・コンビネーション(gl7~ g 3 2) はNビットのオペランドの対応するランク (A 17, B17~A32, B32) の2つのピット間のA ND論理演算から求められるように制御され、なおか つ、セレクション・セル(116)はそのロジック・コ ンピネーション (p16,g16) が0に等しくなるよ うに制御される請求項1~9の1つの項目に記載の数値 計算を実行するプロセス。

コンデショニング回路(11)のセル(100~13 2) はそれらの第2ロジック・コンビネーション(g0 ~g32)が入力キャリー・ビット(Cin)にも指定 されている予め設定された値に全て等しくなるように制 御され、キャリー・ゼネレーター (12) に依って生成 されるキャリー・ビット (С0~С32) はぞこで同様 に全てこの予め設定された値をもっている請求項1~1 0の1つの項目に記載の数値計算を実行するプロセス。 【請求項12】 2つのNピットのオペランド(A3 2, A31, …A0; B32, B31, …B0) を入力 してNビットの結果 (S32, S31, …S0) を生成 するように適応されている演算子 (10) を搭載してい て、演算子(10)は、プレコンデショニング回路(1 1)と、キャリー・ゼネレーター(12)と、カスケー ドにマウントされている合計回路(13)を搭載してい て、そこでは、プレコンデショニング回路(11**)**はパ ラレルにマウントされているN個のセル(100~13 2) を搭載していて、これらのN個のセルの各々が2つ のNピットのオペランドの類似するランク (AΟ, BO ~A32,B32)の2つのビットを入力し且つ類似す

【請求項11】 演算子(10) が論理演算を第1のN

オペランドの個々のビットの間で実行するために、プレ

ピットのオペランドの個々のピットと第2のNピットの

るランクのこれらの2つのピットの第1と第2のロジッ ク・コンピネーション(p0, g0~p32, g32) を生成し、そこでは、キャリー・ゼネレーター(12) がロジック・コンビネーションをプレコンデショニング 回路と入力キャリー・ピット(Cin)から入力し且つ N個のキャリー・ピット(CO~C32)を計算し、な おかつそこでは、合計回路(13)がパラレルにマウン トされているN個の要素加算器(200~232)を搭 載していて、これらのN個の要素加算器の各々が第1ロ ジック・コンビネーション (p0~p32) の1つをプ レコンデショニング回路の対応するセルから且つキャリ ー・ビット (Cin, C0~C31) の1つをキャリー ・ゼネレーターから入力し且つ排他的OR論理演算をこ の第1ロジック・コンビネーション(p0~p32)と このキャリー・ビット (Cin, CO~C31) の間で 実行することに依ってNビットの結果のビット(SO~

6

S32) の1つを生成しており、 そこでは、nとmはn+1+m=Nになる整数を指定 し、2つのNピットのオペランドの第1のnピット(A 20 0~A15;B0~B15) が2つのnビット入力レジ スター(1, 2)を経由してプレコンデショニング回路 (11) の対応するセル (100~115) に送られ、 2つのNビットのオペランドの最後のmピット(A17 ~A 3 2 ; B 1 7~B 3 2) は 2 つのmピット入力レジ スター (3, 4)を経由してプレコンデショニング回路 (11) の対応するセル (117~132) に送られ、 Nビットの結果の第1のnビット(S0~S15)は合 計回路(13)の対応する要素加算器(200~21 5) に依ってnビット出力レジスター (5) にアドレス 指定され、Nビットの結果の最後のmビット(S17~ S32)は合計回路(13)の対応する要素加算器(2 17~232) に依ってmビット出力レジスター(6) にアドレス指定され、そこでは、プレコンデショニング 回路 (11) の (n+1) 番目のセルが演算子 (10) の2つの作動モード、すなわち、2つの出力レジスター (5, 6) のビットのユニオンから構成するn+m=N -1ピット (S32, S31, …S17, S15, S1 4, …S0) の数が各々 n ピット入力レジスター (1, 2) のビットとmピット入力レジスター(3, 4) のピ ットのユニオンから構成する n+m=N-1 ビット (A 32, A31, ...A17, A15, A14, ...A0; B 32, B31, ···B17, B15, B14, ···B0) Ø 2つの数に対して実行された演算の結果である第1作動 モードと、n ビット出力レジスター(5)のビットとm ビット出力レジスター(6) のビットから各々構成する 2つの数 (S15, S14, …S0; S32, S31, … S 1 7) が各々2つのn ピット入力レジスター(1, 2) の11ビットから構成する各々2つの数(A15, A14, …A0; B15, B14, …B0) と各々2つ のmピット入力レジスター (3, 4) の1つのビットか 7

ら構成する2つの数(A32, A31, …A17; B32, B31, …B17) に対してパラレルに実行された2つの演算の結果である第2作動モードを、選択して制御できるセレクション・セル(116) である、演算装置。

【請求項13】 Nが奇数で且つn=m=(N-1)/2である請求項12に記載の演算装置。

【請求項14】 n=33である請求項13に記載の演算装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電気回路の数値計算を 実行するプロセスに関する。またこの発明は、このプロ セスを実現する算術演算装置にも関している。

100021

【従来の技術】集積回路に用いられている従来の技術の主な目的は処理速度を速くすることにある。この従来の技術が特に関連するセクターは、マイクロコントローラーと信号プロセッサー ("デジタル信号プロセッサー"のDSP)を特に使用する、数値データ処理である。これらのタイプの回路は、回路が作動できる最大周波数を決定するデータのクリティカル・ルートをしばしば構成する、算術論理演算装置(ALU)を常に搭載している。

[0003]

【発明が解決しようとする課題】数多くの現在の回路は、理論または演算計算を2つの32ーピット・オペランドの間に実行して、計算を32ーピットで生成している。しかし、一部の計算は16ーピット・オペランドでも実行されることができる(16ーピットなどのロジッ 30ク・オペランドに関して最も正確な管理を必要としない)。ALUはそこで16ーピットで作動する必要はないので、その半分は非動作状態になり、ALUの計算機能の半分だけしか用いられない。

【0004】計算時間に換算して最も制約を受けるジョブの1つは、算術加算/減算であり、更に特にこのような演算のキャリー伝搬である。2つのオペランドA(An-1, An-2, …, A1, A0)とB(Bn-1, Bn-2, …B1, B0)の間でnビットの2進加算を行う最も好都合な方法は、要素加算器を用いて、あるビットから次のビットに、キャリーをリニアに伝搬することから構成している。要素加算器は、各々ビットに対して、次に示す演算を実行する。

[0005] $Si = Ai \land Bi \land Ci - 1$ $Ci = (Ai. Bi) + ((Ai \land Bi) \cdot Ci - 1)$

Ai, Bi: 各々、オペランドA, Bのi番目のビット Si: 加算(S=A+B)の結果のi番目のビット Ci: 位置iに於いて要素加算に依って生成されたキャリー " / ": 論理排他的論理和

".":論理積 "+":論理和

この方法を用いると、T(N)"= $N \times T1$ に依ってNビットの1つの2進加算を行うために要求される時間を推定することができる、ここで、T1はキャリーCiをCi-1, Ai, Biの関数として計算するために各々要素加算器に依って要求される時間を示している。この時間はキャリーの伝搬のシリアル・モードに依って全体的

8

【0006】しかし、"キャリー伝搬"関数は更に速く行われることができる。すなわち、シリアル伝搬はパラレル伝搬に代えられる。しかし、このパラレル化を行うことができる種々の方式がある。いま、COMS技術に依って作られる回路に用いられている主な方法には、

ーキャリー・セレクションと、

10 に決定されることが分かる。

一連結演算子を使用する伝搬の離散化がある。

【0007】キャリー・セレクション(キャリー・セレ クト)を使用する方法は、例えば、N/2ビット上で各 20 々作動する3つの加算器サブブロックを用いてNビット に対して演算を細分することから構成している(ここで Nは偶数と想定されている)。第1加算器サブプロック はオペランドのN/2の最下位ビットに対してリニア・ キャリー伝搬モードで加算を実行するが、他の2つの加 算器サブブロックは、パラレルに、オペランドのN/2 の最上位ピットに対して加算を実行し、なおかつ、第2 サブブロックは第1サブブロックの出力キャリーが0に 等しいと想定しているが、第3サブブロックはこのキャ リーが1に等しいと想定している。そこで、第1加算器 サブブロックを実際に出るキャリーは、検討するために アドバイスできる第2と第3加算器サブブロックから生 じる2つの結果の1つを選択することを可能にするマル チプレクサーを制御する。パラレルに行われる或る計 算、キャリー・セレクションの方法を使用するNビット 加算の計算時間は、

T'(N) = N/2*T'1+T'0に依って推定されることができる。

【0008】ここで、T'1はリニア伝搬を使用する要素加算器のT1と等しく、なおかつ、T'0は中間キャ40 リーの2つの考えられる結果の間の選択のために要求される時間である。T'0が無視される場合、T'(N)(キャリー・セレクト)はT(N)(リニア伝搬)の半分の単位になる。"キャリー・セレクト"の原理は伝搬時間を最適にするために汎用化されることができるので、Nピットの加算を数多くの個別のビットの複数の加算に分割できることに注目すべきである。例えば、32ーピット以上の加算は3,5,6,8,10の昇順サイズの5つのサブブロックに依って行われることができる。

50 【0009】一般的に、このような"キャリー・セレク

9

ト"加算器を用いると、32ービット以上の加算は、リニア伝搬を用いて実行される時より1.4倍速く実行される。Nビット以上の加算を行う更なるパワフルな方法は、BRENTとKUNGに依って説明される基本原理(コンピュータに関するIEEEトランザクション、Vol, C-31、No.3、1982年3月"パラレル加算器のためのレギュラー・レイアウト")を使用することから構成している、すなわち、Nピット以上の2進加算は、次の関係式に依って定義される連結演算子

 $\subset \subset \subset (Gi, Pi) = (gi, pi)$

(Gi, Pi) = (gi, pi) \bigcirc (Gi-1, Pi-1) for 0 < i < N

入力キャリーCinが決定されると、各々合計ピットが 求められる

 $S0 = p0 \land Cin$; and

 $(Gi, Pi) = (gi, pi) \bigcirc (gi-1, pi-1) \bigcirc \cdots \bigcirc (g0, p0)$ $= (gi, pi) \bigcirc \cdots \bigcirc (gm, pm) \bigcirc (gm-1, pm-1)$

O···O (g0, p0)

 $(Gi, m; Pi, m) \bigcirc (Gm-1, 0; Pm-1, 0)$

 $(Gi, m; Pi, m) = (gi, pi) \bigcirc (Gi-1, m; Pi-1, m)$ if i > m

(Gi, Pi)の計算は、従って、関数的に同じタイプである2つの項(Gi, m; Pi, m)と(Gm-1, 0; Pm-1, 0)に基づいて実行される。それらは、i-m+1(各々m)連続する入力ビットの関数であり、なおかつ、演算子"O"のi-m(各々m+1)アプリケーションを要求する。従って、めれらは同じタイプの回路に依って計算されることができる。

【0011】従って、各々キャリー生成ブロックが等し い次元m=N/2の2つのサブブロックに再帰的に分割 される通常のBRENTとKUNG分解を改善すること ができる。改善は等しくない次元のサブブロックに対す る再帰的分割と増幅回路を用いて行われる。これはキャ リー伝搬間隔を最小限にする。この最適化原理の基本は "CMOS加算器の時間最適化デザイン"という論文で B. W. Y. WEI, C. THOMPSON, Y-N. CHENに依って1986年に発表されている(ACS C-85会議に基づく1986 No. CH23317 /86/0-000/0186\$01. 00のIEEE 刊行物:Asilomar回路システムとコンピュー .タ、186頁)。このアルゴリズムの実行は、ピットの 数にリニアに依存しない加算時間を与える(例えば、3 2-ピット以上の加算は16-ピット以上の加算よりわ ずかに1.15倍遅いだけである)。

【0012】一般的に、このような加算器を使用すると、32ービット以上の加算は、同じ加算がリニア・キャリー伝搬を用いて実行される時より、2.3倍速く実行される。32ービット以上の演算または16ービット以上の2つのパラレル演算の何れかを選択して与えるために算術と論理装置と同じリニア・キャリー伝搬演算子を希望する時に、それは、セレクション・マルチプレク

"○"を用いてパラレル計算に変換されることができ ×

[0010]

(g1, pl) ○ (gr, pr) = (g1+pl. gr, pl. pr) 位置iの各々ピットに対して、次の項を考えてみると、 "generate": pi=Ai∧Bi; and "propagate": pi=Ai∧Bi 各々ピットの出力キャリーは、そこで、次のようになる

C i = G i for $i = 0, \dots, N-1$

for i = 0; および

S i = p i ∧ C i - 1 f o r 0 < i < N 演算子 "O" が連想型 (しかし可換型でない) の場合、 下記を書き込むことができる。

サーを各々ランク15と16の要素加算器の間にマウントして32ーピット演算子の形で実施されることができ

【0013】セレクション・マルチプレクサーのコントロールは、従って、16の最上位ピットに対応する半分の演算子の入力キャリーが16の最下位ピットに対応する半分の演算子の出力キャリーであり且つそれはセレクション・マルチプレクサーの入力に送られ、その場合に32ーピット以上の"正規の"加算が行われるか、またの別の入力に送られる外部キャリー・ピットであり、その場合に16ーピット以上の2つの独立パラレル加算が行われるかどうかについて選択することを可能にする。

【0014】この単純な解決法は、次に示す制約条件のために、キャリー・セレクション加算器にも適用されることができる。すなわち、モード・セレクション・マルチプレクサー (32-ピットまたは2×16ビット)を容易に挿入するために、ランク15のピットはこのタイプの演算子のサブブロックの1つの出力に位置されていなければならない。そこで、このマルチプレクサーのコントロールを容易に適応できるので、16の最上位ビットに対応する半分の演算子の入力キャリーは、

-他の半分の演算子の出力キャリーの場合、32-ビット以上の加算が行われ、 -または、外部キャリー・ビットの場合、16ビット以上の2つの独立なパラレル加算が行われる。

【0015】この解決法は、しかし、サブブロックのサイズの最適な選択に関して或る制約条件を要求する。しかし、最適化されるBRENTとKUNGタイプのAL 50 Uの場合、このように演算子の作動モードを選択する方

.

the state of the safe

法は、このアルゴリズムを実現する利益を失わずに適用されることができない。すなわち、これは、2つのBRENTとKUNGタイプ加算器がシリーズにマウントされることになり、32ーピット・モードで作動している時に1つの32ーピットのBRENTとKUNGタイプ加算器より非常に速いキャリー伝搬時間になる(普通は1.5倍速い)と思われる。

【0016】従って、典型的な例のn=m=16の場合、n+mピット以上の演算または各々nピット以上とmビット以上の2つのパラレル演算の何れかを同じ演算子を用いて行うために、最適キャリー伝搬アルゴリズム、特に最適化されたBRENTとKUNGアルゴリズムを適用して、それを可能にするプロセスが必要になる。

[0017]

【課題を解決するための手段】本発明の目的はこの必要 性を満足することにある。本発明は、従って、2つのN ピットのオペランドを入力してNビットの結果を生成す るために適応される演算子を用いる数値計算を実行し、 演算子は、プレコンデショニング回路と、キャリー・ゼ ネレーターと、カスケードにマウントされている合計回 路を搭載していて、そこでは、プレコンデショニング回 路はパラレルにマウントされているN個のセルを具備し ていて、これらのN個のセルの各々は2つのNビットの オペランドの類似するランクの2ピットを入力し且つ類 似するランクのこれらの2つのビットの第1と第2のロ ジック・コンピネーションを生成し、そこでは、キャリ ー・ゼネレーターはロジック・コンビネーションをプレ コンデショニング回路と入力キャリー・ビットから入力 しN個のキャリー・ビットを計算し、なおかつそこで は、合計回路はパラレルにマウントされているN個の要 素加算器を搭載していて、これらのN個の要素加算器の 各々は第1ロジック・コンビネーションをプレコンデシ ョニング回路の対応するセルからキャリー・ビットの1 つをキャリー・ゼネレーターから入力し且つ排他的OR 演算を実行してNビットの結果のピットの1つを生成し ていて、そこでは、プレコンデショニング回路のN個の セルの1つはセレクション・セルとして演算子の2つの 作動モード、すなわち、そのランクがセレクション・セ ルと対応するビットを除いたNビットの結果のビットか ら構成するN-1ビットの数は各々がそのランクがセレ クション・セルと対応するピットを除いたNピットのオ ペランドの1つのビットから構成しているN-1ビット の2つの数に対して実行された演算の結果である第1作 動モードと、そのランクがセレクション・セルより低い Nピットの結果のピットとそのランクがセレクション・ セルより高いNピットの結果のビットから各々構成する 2つの数は各々2つの数に対してパラレルに実行された 2つの演算の結果である第2作動モードを、選択して制 御するために使用されていて、各々がそのランクがセレ

クション・セルより低いNビットのオペランドの1つのビットから構成し、2つの数に於いて各々がそのランクがセレクション・セルより高いNビットのオペランドの1つのビットから構成する、プロセスを提案している。【0018】従って、演算子の計算資源は最適な状態で使用される。n=33で且つセレクション・セルがプレコンデショニング回路の17番目のセル(またはランク16のセル)である代表的なケースに於いて、このプロセスは、16ービット・オペランドを処理するプログラムの実行のためと16ービット上で2つの演算が同時に実行されることができるために要求される時間を50%

12

【0019】本発明は、従って、33ービットの最適化 演算子、特にBRENTとKUNGタイプの加算器を生 成することを可能にし、セレクション・セルを適切に制 御するとキャリー・ゼネレーターの作動を変更せずに、 次に示すことを可能にする。すなわち、

同時に短縮することを可能にする。

ーセレクション・セルを透明と見なして、32-ビット の演算を行うか、

20 一または、セレクション・セルを、16の最上位ビットの2次加算器の入力キャリーをセットし、なおかつ、16の最下位ビットの2次加算器から出力キャリーを出力する、16ービット以上の加算を行う2つの独立したサブブロックに加算器を分離するデリミッターと見なす。【0020】この解決方法は次に示す長所を備えている、すなわち、

一最適化されるBrent [sic]とKungインプレメンテーションにキャリー・ゼネレーターを構成するセルのレイアウトの均一性が確保されている(例えば、30 この均一性を損ねるおそれがある多重セルの追加がない)、

一表面の増加は最小限にとどまる(1/32または3.12%)

一同じ最適化アルゴリズムが33ービット・キャリー・ ゼネレーターを等しくない次元のブロックに分割するた めに用いられる、

-33-ビット以上の計算の伝搬時間の損失(32-ビット以上の結果を導く)は1.9%程度なので無視できる(32-ビットから33-ビット・リニア・キャリー40 伝搬加算器に進む時は、更なるマルチプレクサーをクロスする時間をカウントせずに、1/32、すなわち、3.12%になる)。

【0021】本発明の第2の見解に従って、前述のタイプのNビットの演算子をもつ算術演算装置は、nとmがn+1+m=Nとなる整数を指定し、2つのNビット・オペランドの最初のnビットは2つのnビット入力レジスターを経由してプレコンデショニング回路の対応するセルに送られ、2つのnビット・オペランドの最後のmビットは2つのmビット入力レジスターを経由してプレコンデショニング回路の対応するセルに送られ、Nビッ

トの結果の最初のnピットは合計回路の対応する要素加 算器に依ってnピット出力レジスターにアドレス指定さ れ、なおかつ、Nビットの結果の最後のmビットは合計 回路の対応する要素加算器に依ってmビット出力レジス ターにアドレス指定され、そこでは、プレコンデショニ ング回路の (n + 1)番目のセルは、演算子の2つの作 動モード、すなわち、2つの出力レジスターのピットの ユニオンから成るn+m=N-1ピットの数はn+m= N-1ビットの2つの数に実行された演算の結果であり 各々がnビット入力レジスターのビットとmビット入力 レジスターのビットのユニオンから成る第1作動モード と、nピット出力レジスターのピットとmピット出力レ ジスターのビットから各々構成する2つの数が各々2つ の数にパラレルに実行された2つの演算の結果であり各 々が2つのnビット入力レジスターのビットから成り且 つ2つの数の上で各々が2つのmピット入力レジスター のビットから構成する第2作動モードを、選択して制御 できるセレクション・セルであるように構成されてい

するように構成されている。

[0023]

【実施例】図1を見ると、本発明にかかる演算装置は、 2つのNビット・オペランドA32, A31, …A0; B32、B31、…B0を受けて、Nピットの結果S3 2, S31, …S0を生成するように適応されている演 算子10を搭載している。図示されている例の場合、N =33である。

【0024】演算子10は、プレコンデショニング回路 11と、キャリー・ゼネレーター12と、カスケードに マウントされている合計回路13を搭載している。プレ コンデショニング回路11はパラレルにマウントされて いるN個の同じセル100~132を搭載している。こ れらのN個のセル100~132の各々は、2つのNビ ットのオペランドの類似のランクA0, B0~A32, B32の2つのピットを受けて、類似のランクのこれら の2つのビットの2つのロジック・コンビネーションp 0, g0~p32, g32を生成していて、そのコンピ ネーションは8つの2進制御信号NP0~NP3, NG 0~NG3に依って決定される。

【0025】図2はプレコンデショニング回路11に使 用できる図解用セルを示している。このセルは第1ロジ

> pi = NP0. NAi. NBi+NP1. NAi. Bi +NP2. Ai. NBi +NP3. Ai.

ここで、"+"はOR論理演算を、"."はAND論理 演算を示している。

> gi = NGO. NAi. NBi+NG1. NAi.

ック・コンビネーション piを生成するために信号NP 0~NP3に依って制御されるモジュール20と第2口 ジック・コンビネーションgiを生成するために信号N G0~NG3に依って制御される同じモジュール50を 搭載している。モジュール20は、第1ロジック・コン ビネーションpiを送るセルの出力に接続されている8 個のMOSトランジスター・ライン21~28を搭載し ている。AiとBiは2つのNピットのオペランドの対 応するランクの2つのビットを指定しているので、直線 10 状に前進する反転ゲートから得られるビットAiとBi の論理反転は、図示されていないが、指定されたNAi とNBiになる。ライン21は、2進制御信号NP3を 入力し、そのゲートがピットNAiとNBiを各々受信 する2つのpチャンネルMOSトランジスター31,4 1のソース・ドレイン・パスを搭載している。ライン2 2は、2進制御信号NP2を受信し、そのゲートがビッ トNAiとBiを各々受信する2つのpチャンネルMO Sトランジスター32、42のソース・ドレイン・パス を搭載している。ライン23は、2進制御信号NP1を 【0022】この算術演算装置は前述のプロセスを実現 20 入力し、そのゲートがビットAiとNBiを各々受信す る2つのpチャンネルMOSトランジスター33,43 を搭載している。ライン24は、2進制御信号NPOを 入力し、そのゲートがピットAiとBiを各々受信する 2つのpチャンネルMOSトランジスター34, 44の ソース・ドレイン・パスを搭載している。ライン25 は、2進制御信号NPOを入力し、そのゲートがピット NAiとNBiを各々入力する2つのnチャンネルMO Sトランジスター35、45のソース・ドレイン・パス を搭載している。ライン26は、2進制御信号NP1を 入力し、そのゲートがビットNAiとBiを各々入力す る2つのnチャンネルMOSトランジスター36,46 のソース・ドレイン・パスを搭載している。ライン27 は、2進制御信号NP2を入力し、そのゲートがビット AiとNBiを各々入力する2つのnチャンネルMOS トランジスター37,47のソース・ドレイン・パスを 搭載している。ライン28は、2進制御信号NP3を入 力し、そのゲートがピットAiとBiを各々入力する2 つのnチャンネルMOSトランジスター38, 48のソ ース・ドレイン・パスを搭載している。従って、モジュ 40 ール20の出力piは次に示すロジック・コンビネーシ ョンになる。すなわち、

14

(1)

【0026】同様に、モジュール50は、下記と等しい ロジック・コンビネーションg i を送る。すなわち、

16

+NG2. Ai. NBi +NG3. Ai. Bi

セル $100\sim132$ に依って生成されるロジック・コンビネーションpi, giは、従って、制御信号NP $0\sim$ NP3, NG $0\sim$ NG3の値を固定して選択されることができる。

【0027】キャリー・ゼネレーター12は、プレコンデショニング回路11と入力キャリー・ビットCinから生じるロジック・コンビネーションを入力して、N個のキャリー・ビットC0~C32を計算する。キャリー・ゼネレーター12は、N=33ービットで最適化されるBRENTとKUNGアルゴリズムを実現するために前述の"CMOS加算器の時間最適化デザイン"という論文で説明された方式で生成される。キャリー・ゼネレーター12に依って計算される最後のキャリー・ビットC32は、演算子10の出力キャリー・ビットCoutと等しくなる。

【0028】合計回路13はパラレルにマウントされているN個の要素加算器200~232を搭載している。これらのN個の要素加算器200~232の各々は、プ 20レコンデショニング回路11の対応するセルとキャリー・ゼネレーター12から生じてNピットの結果のビットS0~S32の1つを生成するキャリー・ピットCin, C0~C31の1つから生じる第1ロジック・コンピネーションp0~p32の1つを入力する排他的ORが一トから構成している。Nビットの結果のランク0のピットはp0人Cinに等しい、ここで、"人"は排他的OR論理演算を示しているが、Nビットの結果のランクi>0のピットはpi人Ci-1に等しい。

:

【0029】図1に図示されている演算装置は2つのn ビット入力レジスター 1、2と2つのmビット入力レジ スター3,4とnピット出力レジスター5とmピット出 カレジスター6を更に搭載している。nとmはn+1+ m=Nとなる整数である。図示されている実施例の場 合、Nは奇数 (N=33) なので、n=m= (N-1) /2=16になる。2つのNビットのオペランドの最初 のnビットA0~A15, B0~B15 (最下位ビッ ト) は、2つのnビット入力レジスター1, 2を経由し てプレコンデショニング回路11の対応するセル100 ~115に送られる。2つのNビット・オペランドの最 後のmビットA17~A32, B17~B32 (最上位 ビット) は、2つのmビット入力レジスター3, 4を経 由してプレコンデショニング回路11の対応するセル1 17~132に送られる。Nビットの結果の最初のnビ ットS0~S15は、合計回路13の対応する要素加算 器200~215に依ってnピット出力レジスター5に アドレス指定される。Nビットの結果の最後のmビット S17~S32は、合計回路13の対応する要素加算器 217~232に依ってmピット出力レジスター6にア ドレス指定される。

(2)

【0030】プレコンデショニング回路11の(n+ 1)番目のセル、またはランクnのセルは、次に詳細に 説明される演算子10の2つの作動モードを選択して制 御するためにセレクション・セル116として使用され る。N-1ビットを搭載する第1作動モードに於いて、 n+m=N-1 \forall y \vdash S 3 2 , S 3 1 $, \cdots$ S 1 7 , S 15, S14, …S0が2つの出力レジスター5, 6のビ ットのユニオンから構成する数は、n+m=N-1ビッ F, A32, A31, ...A17, A15, A14, ...A Oがnピット入力レジスター1のピットとmピット入力 レジスター3のピットのユニオンから構成する数と、n +m=N-1ビット、B32, B31, …B17, B1 5, B14, …B0がnビット入力レジスター2のビッ トとmピット入力レジスター4のビットのユニオンから 構成する数に対して実行された演算の結果である。その ランクがセレクション・セル116に対応するビットS 16を除いたNビットの結果のビットから構成するN-1 ビットS 3 2, S 3 1, …S 1 7, S 1 5, S 1 4, … S 0 の数は、そこで、各々そのランクがセレクション セル116に対応するピットA16, B16を除いた Nピットのオペランドの1つのピットから構成するN-1ビット、A32, A31, …A17, A15, A1 4, …A0とB32, B31, …B17, B15, B1 4. …BOの2つの数に対して実行された演算の結果に

【0031】 nとmビットを搭載する第2作動モードに 於いて、nビット出力レジスター5のビットとmビット 出力レジスター6のビットから各々構成する2つの数S 15, S14, …S0とS32, S31, …S17は、 各々 2つの n ピット入力レジスター1, 2 の 1 つのピッ トから構成する、各々2つの数A15, A14, …A0 とB15, B14, …B0と、各々2つのmピット入力 レジスター3,4の1つのビットから構成する2つの数 АЗ2, АЗ1, ···А17とВЗ2, ВЗ1, ···В17 に対してパラレルに実行された2つの演算の結果であ る。そのランクがセレクション・セル116より低いN ビットの結果のビットと且つそのランクがセレクション ・セル116より高いNビットの結果のビットから各々 構成する2つの数S15, S14, …S0とS32, S 31, … S 1 7は、そこで、各々そのランクがセレクシ ョン・セル116より低いNピットのオペランドのピッ トから構成される各々2つのnビットの数A15, A1 4, …A0;B15, B14, …B0と、各々そのラン クがセレクション・セル116より高いNビットのオペ ランドの1つのビットから構成する2つのmビットの数 A32, A31, ...A17; B32, B31, ...B17 に対してパラレルに実行された2つの演算の結果にな

【0032】演算子10が加算を実行するために、セレ クション・セル116以外のプレコンデショニング回路 11のセル100~115, 117~132の各々は、 そのロジック・コンビネーションpi, giがpi=A

17

i A B i になり、g i = A i . B i になるように制御さ れる。これは、これらのセル100~115, 117~ 132の各々に対してNP0=NP3=NG0=NG1 =NG2=0とNP1=NP2=NG3=1 (関係式1 と2)を実施し求められる。これらの条件のもとで、演 算子10の第1作動モードはその第1ロジック・コンビ ネーションp16が1に等しく且つその第2ロジック・ コンビネーションg16が0に等しくなるようにセレク ション・セル116を制御して選択され、なおかつ、演 算子10の第2作動モードはそのロジック・コンビネー

【0033】2つの作動モード間の選択は、例えば、第 1モードのセレクション・セル116に対してNP0= $NP1 = NP2 = NP3 = 1 \ge NG0 = NG1 = NG2$ =NG3=0を、または第2モードのセレクション・セ ル116に対してNP0=NP1=NP2=NP3=0 とNG0=NG1=NG2=NG3=0の何れかを実施 して実行されることができる。

ションp16、g16が0に等しくなるようにセレクシ

ョン・セル116を制御して選択される。

【0034】しかし、演算子10が加算を実行する時 $\label{eq:constraints} \text{ξ. p 1 6 = A 1 6 \land B 1 6 (N P 0 = N P 3 = 0, N$}$ P1 = NP2 = 1) 且つg16 = A16. B16 (NG 0 = NG1 = NG2 = 0, NG3 = 1) kt = 1レクション・セル116を制御することが更に望まれ る。演算子10の第1作動モードは反転値をNピットの オペランドの2つのビットA16, B16に相互に指定 して選択され、なおかつ、演算子10の第2作動モード はゼロの値をNピットのオペランドの2つのピットA1 6, B16に指定して選択される。これは、同じ2進制 御信号NPO~NP3, NGO~NG3をプレコンデシ ョニング回路11のN個のセルにアドレス指定すること を可能にする。第2作動モードに於いて、Nビットの結 果のビットS16の値は2つのnビットの数A15、A 14、…A0とB15、B14、…B0に対して実行さ れた加算の出力キャリーと解釈され、なおかつ、出力キ ャリー・ビットC32=Coutの値は2つのmビット の数A32, A31, …A17とB32, B31, …B 17に対して実行された加算の出力キャリーと解釈され る。キャリー・ゼネレーター12にアドレス指定された 入力キャリー・ビットCinは、第1作動モードのNー 1 t y + S 3 2, S 3 1, ··· S 1 7, S 1 5, S 1 4, …S0の結果に対して、または第2作動モードの出力レ ジスター5に送られた n ビットS 15, S 14, …S 0 の結果の何れかに対して、追加されたキャリーを示して いる。第2入力キャリー・ピットC2をmピット入力レ ジスター3, 4に存在する2つの数A32, A31, … 50 は、それが入力レジスター1, 2に存在するnビットの

A17:B32, B31, …B17に対して実行された 加算に更に追加することに依って、演算子10がその第 2作動モードが加算を実行するために、この第2入力キ ャリー・ビットC2と等しい値が2つのビットA16と B16に指定される。

【0035】演算子10が(タイプA-Bの) 滅算を実 行するために、セレクション・セル116以外のプレコ ンデショニング回路11のセル100~115, 117 ~132の各々は、そのロジック・コンピネーションp i, giがpi=Ai NBiとgi=Ai. Biにな るように制御される。これは、そのセル100~11 5, 117~132の各々に対してNP1=NP2=N G 0 = N G 1 = N G 3 = 0 と N P 0 = N P 3 = N G 2 = 1 (関係式1と2) を実施して求められる。これらの条 件のもとで、演算子10の第1作動モードはその第1ロ ジック・コンピネーションp16が1に等しくなり且つ その第2ロジック・コンビネーションgiがOに等しく なるようにセレクション・セル116を制御し且つ入力 キャリー・ビットCinを1にセットして選択され、な 20 おかつ、演算子10の第2作動モードはその第1ロジッ ク・コンビネーションp16が0に等しくなり且つその 第2ロジック・コンビネーションg16が1に等しくな り、Cinが1にセットされたままの状態になるよう に、セレクション・セル116を制御して選択される。 【0036】2つの作動モード間の選択は、例えば、第 1モードのセレクション・セル116に対してNPO= $NP1 = NP2 = NP3 = 1 \ge NG0 = NG1 = NG2$ =NG3=0、または第2モードのセレクション・セル 1 1 6 に対してNP0=NP1=NP2=NP3=0と 30 NG0=NG1=NG2=NG3=1の何れかを実施し て実行されることができる。

【0037】しかし、加算のケースのように、演算子1 0が減算を実行する時に、セレクション・セル116 は、プレコンデショニング回路11の他のセル100~ 115, 117~132にアドレス指定されたものと同 じ2進制御信号NPO~NP3、NGO~NG3を受信 することが一般的に好まれる。演算子10の第1作動モ ードはそこで同じ値をNビットのオペランド2つのビッ トA16とB16に指定して選択され、なおかつ、演算 40 子10の第2作動モードは値1と0を各々Nビットのオ ペランドの2つのビットA16とB16に指定して選択 される。第2作動モードに於いて、Nビットの結果のビ ットS16の値はそこで2つのnビットの数A15,A 14, …A0とB15, B14, …B0の間に実行され た滅算の出力キャリーと解釈され、なおかつ、出力キャ リー・ビットC32=Coutの値は2つのmビットの 数A32, A31, …A17とB32, B31, …B1 7の間に実行された減算の出力キャリーと解釈される。

【0038】その第2作動モードに於いて、演算子10

数とmビット入力レジスター3、4に存在するmビット の数に対して異なる演算を実行するように更に制御され ることができる。従って、演算子10は、その第2作動 モードに於いて、nビット入力レジスター1,2に存在 する2つの数A15, A14, …A0; B15, B1 4、…B0の間で加算を且つmピット入力レジスター 3, 4に存在する2つの数A32, A31, …A17; B32, B31, …B17の間で減算を実行するために 制御されることができる。そこで、プレコンデショニン グ回路11のセル100~115はそれらのロジック・ コンビネーションpi, giがpi=AiABi且つg i = A i. B i (NP0 = NP3 = NG0 = NG1 = NG2=0, NP1=NP2=NG3=1) ktor 1制御され、プレコンデショニング回路11のセル117 ~132はそれらのロジック・コンビネーションpi, giがpi=Ai N Bi且つgi=Ai. N Bi (N P 0 = N P 3 = N G 2 = 1, N P 1 = N P 2 = N G 0 =NG1=NG3=0) になるように制御され、なおか つ、セレクション・セル116はその第1ロジック・コ ンビネーションp16がゼロに等しくなり(例えばNG 0=NG1=NG2=NG3=0) 且つその第2ロジッ ク・コンピネーションg16が1に等しくなる(例えば NG0=NG1=NG2=NG3=0になる) ように制 御される。

【0039】同様に、演算子10は、その第2作動モー ドに於いて、nピット入力レジスター1,2に存在する 2つの数A15, A14, …A0; B15, B14, … B0の間で減算を且つmピット入力レジスター3,4に 存在する2つの数A32, A31, …A17; B32, B31, …B17の間で加算を実行するために制御され ることができる。そこで、プレコンデショニング回路1 1のセル100~115はそれらのロジック・コンピネ ーションpi, giがpi=Ai / NBi且つgi=A i. NB i (NP0=NP3=NG2=1, NP1=NP2=NG0=NG1=NG3=0) になり且つ入力キ ャリー・ピットCinを1にセットして制御され、プレ コンデショニング回路11のセル117~132はそれ らのロジック・コンビネーションp17~p32がpi =Ai / Bi且つgi=Ai. Bi (NPO=NP3= NGO = NGI = NG2 = 0, NPI = NP2 = NG3=1)になるように制御され、なおかつ、セレクション ・セル116はそのロジック・コンピネーションp1 6, g16が0に等しくなるように(例えばNP0=N P 1 = N P 2 = N P 3 = N G 0 = N G 1 = N G 2 = N G 3=0) 制御される。

【0040】演算子10は、同様に、第1のNピットのオペランドA32、A31、…A0の個々のビットと第2のNビットのオペランドB32、B31、…B0の対応する個々のビットの間で論理演算を実行するために制御されることができる。演算装置はそこで算術と論理演

算装置 (ALU) を構成していることになる。これを行うために、プレコンデショニング回路11のN個のセル $100\sim132$ は、それらの第2ロジック・コンピネーション $g0\sim g32$ が、Cinも指定される、予め設定された値に全て等しくなるように制御される。

20

【0041】例えば、演算子10はNビットのオペランドの対応するビットの間で次に示す論理演算を実行することができる、すなわち、

- AND (16と異なるiの場合にSi=Ai. B
10 i), ここでgi=g16=Cin=0 (NG0=NG
1=NG2=NG3=0), pi=Ai. Bi (NP0
=NP1=NP2=0, NP3=1) およびp16は重要でない。

-OR (16と異なるiの場合にSi=Ai+Bi), ここでgi=g16=Cin=1 (NG0=NG1=N G2=NG3=1), pi=NAi. NBi (NP0= 1, NP1=NP2=NP3=0) およびp16は重要 でない、および

一排他的OR (16と異なるiの場合にSi=Ai∧B
 20 i) ここでgi=g16=Cin=0 (NG0=NG1=NG2=NG3=0), pi=Ai∧Bi (NP0=NP3=0, NP1=NP2=1) およびp16は重要でない。

[0042]

【発明の効果】本発明は好ましい図示されている実施態様を引用して説明されてきたが、この例は制限があるものでなく且つ多種多様な変形が本発明の範囲を逸脱せずにそこに実施されることが理解される。従って、本発明は、32ーピットの演算、またはn=m=16ーピットの2つのパラレルな演算の何れかを実行できるN=33ピットのALUの好まれるケースに於いて説明されてきたが、本発明は、任意の奇数Nとn=m=(N-1)/2、またはN,n,m全てが任意の数の場合でも、N=n+1+mであるならば、適用されることもできる。

【図面の簡単な説明】

【図1】本発明にかかる演算装置のブロック図である。 【図2】図1に記載されているプレコンデショニング回路のセルの電気回路図である。

【符号の説明】

40 1…nビット入力レジスター 2…nビット入力レジスター 3…mビット入力レジスター 4…mビット入力レジスター 5…nビット出力レジスター 6…mビット出力レジスター 10…演算子 11…プレコンデショニング回路 12…キャリー・ゼネレーター 13…合計回路

116…セレクション・セル

【図1】

【図2】

